• 如果您觉得本站非常有看点,那么赶紧使用Ctrl+D 收藏吧

组成原理期末考试复习

互联网 diligentman 2个月前 (12-01) 23次浏览

目录

    • 1 选择
      • 1.1 微程序
      • 1.2 DMA方式
      • 1.3 随机存取方式
      • 1.4 时钟周期
      • 1.5 超流水线
    • 2 名词解释
    • 3 简答题:
      • 3.1 CPU中有哪些主要寄存器?简述这些寄存器的功能
      • 3.2 RISC机器具有什么优点,简单论述
      • 3.3 计算机存储系统分哪几个层次?每一层主要采用什么存储介质?存储容量和存储取速度如何变化?
      • 3.4 总线分为几类?作用分别是?
      • 3.5 中断处理过程
      • 3.6 Cache与主存之间的地址映像方式有几种?各有什么特点
      • 3.7 DRAM存储器为什么要刷新?有哪几种常用的刷新方法?
      • 3.8 CISC系统指令和RISC指令系统?
    • 4 计算题
      • 4.1 Cache/主存系统的效率,平均访问时间
      • 4.2 现有SRAM芯片容量
      • 4.3(磁盘的)数据传输率

1 选择

1.1 微程序

一组微指令的集合。
常见概念及定义
① 微命令:构成控制信号序列的最小单位。
② 微操作:由微命令控制实现的最基本的操作。
③ 微周期:从控制存储器读取一条微指令并执行相应的一步操作所需的时间。通常一个时钟周期为一个微周期。

关系:
执行机器指令需要几个CPU周期就包含几个微指令,即一个CPU周期整体是一个微指令,微指令包含若干微命令,微命令发送给CPU内部部件执行微操作。

1.2 DMA方式

直接内存访问
组成原理期末考试复习

目前使用的DMA传送方式有如下三种:

  1. 单元传送方式(单字节传送方式)
  2. 块传送方式(连续传送方式)
  3. on-the-fly传送方式(请求传送方式)

书本上:

  1. 成组连续传送方式
  2. 周期挪用方式
  3. 透明DMA方式

1.3 随机存取方式

定义:随机是指存取时间与存储单元的物理位置无关,存取是指写入与读出操作,计算机中的主存如RAM采用这种方式,故称为随机存储器;随机存取在计算机科学中,随机存取(亦称直接访问),代表同一时间访问一组序列中的一个随意组件。
组成原理期末考试复习

1.4 时钟周期

- 时钟周期也称为振荡周期,定义为时钟脉冲的倒数,是计算机中最基本的、最小的时间单位。
- 完成一个基本操作所需要的时间称为机器周期
- 指令周期是执行一条指令所需要的时间,一般由若干个机器周期组成。

三者的差别与联系

1.5 超流水线

CPU 按流水线方式组织,通常由三大部分组成:指令部件,指令队列,执行部件。
组成原理期末考试复习

组成原理期末考试复习

2 名词解释

  • VLSI: 超大规模集成电路(Very Large Scale Integrated circuites)
  • RISC:精简执令运算集(Reduced Instruction Set Computing)
  • DMA:存储器直接访问(Direct Memory Access)
  1. 是一种快速传送数据的机制。数据传递可以从适配卡到内存,从内存到适配卡或从一段内存到另一段内存。
  2. 利用它进行数据传送时不需要CPU的参与
  3. 数据直接在源地址和目的地址之间传送,不需要中间媒介
  • DRAM:动态随机存取存储器(Dynamic Random Access Memory)
  1. 最为常见的系统内存。DRAM 只能将数据保持很短的时间。
  2. 为了保持数据,DRAM使用电容存储,所以必须隔一段时间刷新(refresh)一次,如果存储单元没有被刷新,存储的信息就会丢失。 (关机就会丢失数据)
  • 存储程序的工作方式:计算机的工作方式——存储程序工作方式。即事先编写程序,再由计算机把这些信息存储起来,然后连续地、快速地执行程序,从而完成各种运算过程。(stared prograrrt control system)
  • 高速缓冲存储器:是存在于主存与CPU之间的一级存储器, 由静态存储芯片(SRAM)组成,容量比较小但速度比主存高得多, 接近于CPU的速度。(Cache)
  • 系统总线: 是一个单独的计算机总线,是连接计算机系统的主要组件。这个技术的开发是用来降低成本和促进模块化。系统总线结合数据总线的功能来搭载信息,地址总线来决定将信息送往何处,控制总线来决定如何动作。

3 简答题:

3.1 CPU中有哪些主要寄存器?简述这些寄存器的功能

  1. 指令寄存器(IR):用来保存当前正在执行的一条指令。

  2. 程序计数器(PC):用来确定下一条指令的地址。

  3. 地址寄存器(AR):用来保存当前CPU所访问的内存单元的地址。

  4. 缓冲寄存器(DR)
    <1>作为CPU和内存、外部设备之间信息传送的中转站。
    <2>补偿CPU和内存、外围设备之间在操作速度上的差别。
    <3>在单累加器结构的运算器中,缓冲寄存器还可兼作为操作数寄存器。

  5. 通用寄存器(AC):当运算器的算术逻辑单元(ALU)执行全部算术和逻辑运算时,为ALU提供一个工作区。

  6. 状态条件寄存器:保存由算术指令和逻辑指令运行或测试的结果建立的各种条件码内容。除此之外,还保存中断和系统工作状态等信息,以便使CPU和系统能及时了解机器运行状态和程序运行状态。

3.2 RISC机器具有什么优点,简单论述

  1. 具备结构简单、易于设计
  2. 指令精简,使用率均衡 :选取使用频度较高的一些简单指令以及一些很有用但又不复杂的指令,让复杂指令的功能由频度高的简单指令的组合来实现。
  3. 程序执行效率高:采用流水线技术,大部分指令在一个时钟周期内完成。采用超标量和超流水线技术,可使每条指令的平均执行时间小于一个时钟周期。

3.3 计算机存储系统分哪几个层次?每一层主要采用什么存储介质?存储容量和存储取速度如何变化?

  1. 分为高速Cache——主存——辅存三级层次结构,容量从小到大,速度从高到低。
  2. 存储介质:Cache SRAM; 主存 DRAM; 辅存 磁表面存储器

3.4 总线分为几类?作用分别是?

  1. 数据总线
    (1) 是CPU与内存或其他器件之间的数据传送的通道。
    (2)数据总线的宽度决定了CPU和外界的数据传送速度,决定CPU与其他元器件一次最大传送的数据量。
    (3)数据总线是数据线数量之和。
  2. 地址总线
    (1)CPU是通过地址总线来指定存储单元的。
    (2)地址总线决定了cpu所能访问的最大内存空间的大小,决定CPU的寻址能力。eg: 10根地址线能访问的最大的内存为1024位二进制数据(1024个内存单元)(1B)
    (3)地址总线是地址线数量之和。
  3. 控制总线
    (1)CPU通过控制总线对外部器件进行控制。
    (2)控制总线的宽度决定了CPU对外部器件的控制能力。
    (3)控制总线是控制线数量之和。
    是一个单独的计算机总线,是连接计算机系统的主要组件。这个技术的开发是用来降低成本和促进模块化。系统总线结合数据总线的功能来搭载信息,地址总线来决定将信息送往何处,控制总线来决定如何动作。

3.5 中断处理过程

中断处理过程基本由三部分组成
1. 准备部分,其基本功能保护现场,对于非向量中断方式则需要确定中断源,最后开放中断,允许更高级的中断请求打断低级的中断服务程序;
2. 处理部分:即真正执行具体的为某个中断源服务的中断程序;
3. 结尾部分:首先关中断,以防止在恢复现场过程中被新的中断请求打断,接着恢复现场,然后开放中断,以便返回原来的程序后可响应其他中断请求。

或者:
1)中断请求:中断源向CPU发出中断请求;2)中断响应;3)保护断点和现场:以便在中断服务程序执行后正确的返回主程序;4)中断处理;5)中断返回
组成原理期末考试复习

3.6 Cache与主存之间的地址映像方式有几种?各有什么特点

主存与cache的地址映射方式有全相联方式、直接方式和组相联方式三种。
1. 全相联方式
主存的一个块直接拷贝到cache中的任意一行上
优点:命中率较高,Cache的存储空间利用率高,比较灵活,
缺点:线路复杂,成本高,速度低
2. 组相联方式
可以将一个主存块存储到唯一的一个Cache组中任意一个行。组相联映射实际上是直接映射和全相联映射的折中方案
优点:块的冲突概率比较低,块的利用率大幅度提高,块失效率明显降低。
缺点:实现难度和造价要比直接映象方式高。
3. 直接方式
一个内存地址能被映射到的Cache line是固定的,一个主存块只能 拷贝到cache的一个特定行位置上去。
优点:硬件简单,容易实现
缺点:命中率低, Cache的存储空间利用率低

3.7 DRAM存储器为什么要刷新?有哪几种常用的刷新方法?

DRAM存储元是通过栅极电容存储电荷来暂存信息。由于存储的信息电荷终究是有泄漏的,电荷数又不能像SRAM存储元那样由电源经负载管来补充,时间一长,信息就会丢失。为此必须设法由外界按一定规律给栅极充电,按需要补给栅极电容的信息电荷,此过程叫“刷新”。

① 集中式—正常读/写操作与刷新操作分开进行,刷新集中完成。
② 分散式—将一个存储系统周期分成两个时间片,分时进行正常读/写操作和刷新操作。
③ 异步式—前两种方式的结合,每隔一段时间刷新一次,保证在刷新周期内对整个存储器刷新一遍。

百度相关链接

3.8 CISC系统指令和RISC指令系统?

  1. CISC(Complex Instruction Set Computer)
    复杂指令计算机:进一步增强原有指令的功能
  2. RISC(Reduced Instruction Set Computer )
    精简指令计算机:通过减少指令总数和简化指令功能降低硬件设计的复杂度
    组成原理期末考试复习
    两者优缺点

4 计算题

4.1 Cache/主存系统的效率,平均访问时间

公示符号 解释
Nc cache完成存取的次数
Nm 主存完成存取的次数
tc 命中时cache的访问时间(即cache存取周期)
tm 未命中时主存的访问时间(包括访问cache未命中的时间和未命中后访问主存的时间,即主存存取周期)
h 命中率 h=Nc/(Nc+Nm)
ta cache-主存系统的平均访问时间 ta=h*tc+(1-h)*tm
e 访问效率 e=tc/ta=1/[r+(1-r)h]

计算例题

4.2 现有SRAM芯片容量

1B(byte,字节)= 8 bit;
1KB(Kilobyte,千字节)=1024B= 2^10 B;
1MB(Megabyte,兆字节,百万字节,简称“兆”)=1024KB= 2^20 B;
1GB(Gigabyte,吉字节,十亿字节,又称“千兆”)=1024MB= 2^30 B;
1TB(Terabyte,万亿字节,太字节)=1024GB= 2^40 B;
组成原理期末考试复习
存储器容量计算及相关概念

4.3(磁盘的)数据传输率

数据传输率:磁盘存储器在单位时间内向主机传送数据的字节数
数据传输率=r×N(字节/秒),r为硬盘转速,N为每条磁道上记录的二进制代码数

相关知识点链接
组成原理期末考试复习

组成原理期末考试复习

勉励
加油ヾ(◍°∇°◍)ノ゙ 建议收藏哦!
组成原理期末考试复习


喜欢 (0)