• 欢迎光临~

XC6SLX25T-2CSG324C FPGA PDF 规格 特点

开发技术 开发技术 2022-08-06 次浏览

XC6SLX25T-2CSG324C FPGA特点

Spartan-6LXTFPGA:高速串行连接
专为低成本而设计
多个高效集成块
优化的I/O标准选择
交错垫
大批量塑料丝焊封装
静态和动态功耗低
45nm工艺针对成本和低功耗进行了优化
休眠掉电模式可实现零功耗
挂起模式通过多引脚唤醒,控制增强来维持状态和配置
多电压,多标准SelectIO™接口库
每个差分I/O高达1,080Mb/s的数据传输速率
可选输出驱动器,每个引脚最大24mA
3.3V至1.2VI/O标准和协议
低成本HSTL和SSTL存储器接口
热插拔合规
可调的I/O转换速率以改善信号完整性
LXTFPGA中的高速GTP串行收发器
高达3.2Gb/s
高速接口,包括:串行ATA,Aurora,1G以太网,PCIExpress,OBSAI,CPRI,EPON,GPON,DisplayPort和XAUI
用于PCIExpress设计(LXT)的集成端点模块
低成本PCI®技术支持与33MHz,32位和64位规范兼容。
高效的DSP48A1切片
高性能算术和信号处理
快速的18x18乘法器和48位累加器
流水线和级联能力
预加器以协助过滤器应用
集成内存控制器模块
DDR,DDR2,DDR3和LPDDR支持
数据速率高达800Mb/s(12.8Gb/s峰值带宽)
具有独立FIFO的多端口总线结构可减少设计时序问题
逻辑资源丰富,逻辑容量增加
可选的移位寄存器或分布式RAM支持
高效的6输入LUT可提高性能并最大程度地降低功耗
具有双触发器的LUT,适用于以管线为中心的应用
具有多种粒度的BlockRAM
具有块写入功能的快速块RAM
18Kb块可以选择编程为两个独立的9Kb块RAM
时钟管理磁贴(CMT)可增强性能
低噪声,灵活的时钟
数字时钟管理器(DCM)消除了时钟偏斜和占空比失真
锁相环(PLL)用于低抖动时钟
频率合成,同时进行乘法,除法和相移
16个低偏斜的全球时钟网络
简化配置,支持低成本标准
2针自动检测配置
广泛的第三方SPI(最高x4)和NOR闪存支持
具有JTAG的功能丰富的Xilinx平台闪存
MultiBoot支持使用看门狗保护功能对多个比特流进行远程升级
增强设计保护的安全性
唯一的设备DNA标识符,用于设计验证
大型设备中的AES比特流加密
借助增强的低成本MicroBlaze™软处理器实现更快的嵌入式处理
业界领先的IP和参考设计
XC6SLX25T-2CSG324C FPGA PDF 规格 特点XC6SLX25T-2CSG324C 嵌入式 - FPGA(现场可编程门阵列)

规格参数
LAB/CLB 数:1879
逻辑元件/单元数:24051
总 RAM 位数:958464
I/O 数:190
电压 - 供电:1.14V ~ 1.26V
安装类型:表面贴装型
工作温度:0°C ~ 85°C(TJ)
封装/外壳:324-LFBGA,CSPBGA
供应商器件封装:324-CSPBGA(15x15)
基本产品编号:XC6SLX25

注:本文部分内容与图片来源于网络,版权归原作者所有。如有侵权,请联系删除!

程序员灯塔
转载请注明原文链接:XC6SLX25T-2CSG324C FPGA PDF 规格 特点
喜欢 (0)